酸素原子50個分のゲート長=14nm

昨日あたりから少し寒くなりました。
アメリカ北部も気温が下がってて、ミネアポリスで－２０℃以下くらい、と予報が出ています。（－１７°Ｆ　とか＞＜）
ミシガン湖は４４％凍った、なんてニュースで行ってます。
東部、ＮＹあたりでも結構雪が降ったみたいです。
テキサスはそこまで寒くはなりませんが、現在２２日の夜１０時で５～６℃くらいです。
今回の寒波のピークは明日くらい。週末はまた温度が上がる見込み。




さて前の続き。
先日あったインテルの発表資料を見ると、今年(2014年)中には、世界に先駆けて14nmのCPU（Broadwell：開発コード名）の量産、販売をする予定になっているようです。
この業績発表時、インテルは今年、米オレゴン州のD1X、アリゾナ州のFab42など、14nm Tri-Gateトランジスタプロセスの研究、製造ラインを中心に投資を続けようなコメントがありました。
また、14nm Tri-Gateトランジスタ製品「Broadwell」（開発コード名）が2014年度第1四半期中に生産を開始し、2014年後半に正式な製品発表を計画している模様です。この14nmの製品は新規に参入することになったファウンダリー事業の目玉ともいえます。


インテルが製造しているCPUなど、いわゆるロジックICの場合には14nmといった数値は線幅ではなくトランジスタのゲート幅サイズを示します。
特にインテルの22nmや14nmプロセスでは従来のトランジスタデザインから大きな変革が行われています。
この変革とはインテルでは「Tri-Gate」と呼んでいるFin FETトランジスタ（マルチゲートトランジスタ）の採用のことを指します。
一方で、この巨人インテルを追いかけるtsmc（台湾）や三星（韓国）やGlobal Foundries（米国）はまだこのマルチゲートトランジスタを量産品では採用できていないと言われています。


マルチゲート以前の、現在の主流はプレーナ型トランジスタと呼ばれる平面上にトランジスタ・ゲート（信号取り出し口）を並べるプロセスです。
インテルのマルチゲート「Tri-Gate」プロセスは３Ｄ、つまり立体的にＧａｔｅを配置しているので集積度を上げることが可能になっています。加えて、従来プロセスよりも消費電力を３０％削減している、とインテルは報告しています。


ゲート幅が22nmとか14nmと言っても、いまいち想像つきませんね。


酸素原子の大きさが0.28nmと言われています。
上記最新デバイスのゲート幅が14nmなので、酸素原子が50個並べる大きさといえます。
水分子だと0.38nmなので、37個くらい並ぶことができます。


もちろんこれで終わり、ではありませんよ。2016年には10nmを目指しているようです・・・